臺積電3納米成功量產納米盒3什么時候出 _生活經驗

文章插圖
_原題為：臺積電3納米成功量產：未來與三星仍將決戰鰭式場效晶體管（FinFET）
來源：曲博科技教室
作者：曲博
臺積電在2022Q4高調宣布量產3納米鰭式場效晶體管制程，是由原本的N3改良為N3B 制程良率較低的大約60~70%，較高的大約70~80%，表現相當亮眼，而計劃在2023Q2或Q3量產的3納米（N3E）制程良率更達80%以上，而且價格更低更有競爭力。反觀三星早在2022Q2就宣布量產3納米環繞柵極場效晶體管（GAAFET），但是被韓國媒體爆料良率只有20%，使得臺積電3納米制程大勝三星，到底FinFET 與G AAFET有什么不同？未來三星又會如何應對呢？
什么是集成電路（IC：Integrated Circuit）？將電的主動元件（二極管、晶體管）與被動元件（電阻、電容、電感）縮小以后，制作在硅晶圓或砷化鎵晶圓上，稱為“集成電路（IC：Integrated Circuit）”，其中”集成（Integrated）”與”電路（Circuit）”是指將許多電子元件堆積起來的意思。
將電子產品打開以后可以看到印刷電路板（PCB：Printed Circuit Board）如圖一所示，上面有許多長得很像”蜈蚣”的集成電路（IC），集成電路的尺寸有大有小，我們以處理器為例邊長大約20 毫米（mm），上面一小塊正方形稱為“芯片（Chip）”或“晶粒（Die）”，晶片邊長大約10毫米（mm），晶片上面密密麻麻的組件稱為“晶體管（Transistor）”，晶體管邊長大約100納米（nm），而晶體管上面尺寸最小的結構稱為“柵極長度（Gate length）”大約10納米（nm），這個就是我們常聽到的臺積電“10納米制程” 。

文章插圖
圖一由晶體管（Transistor）組成芯片（Chip）再封裝成集成電路（IC）。資料來源：曲博科技教室。
什么是場效晶體管（FET：Field Effect Transistor）？晶體管的種類很多，先從大家耳熟能詳的”MOS”來說明。MOS的全名是”金屬氧化物半導體場效晶體管（MOSFET：Metal Oxide Semiconductor Field Effect Transistor）”，構造如圖二所示，左邊灰色的區域叫做”源極（Source ）”，右邊灰色的區域叫做”漏極（Drain）”，中間有塊金屬（紅色）突出來叫做”柵極（Gate）”，柵極下方有一層厚度很薄的氧化物（黃色），因為中間由上而下依序為金屬（Metal）、氧化物（Oxide）、半導體（Semiconductor），因此稱為”MOS” 。

文章插圖
圖二金屬氧化物半導體場效晶體管（MOSFET）的結構與工作原理。資料來源：曲博科技教室。
MOSFET的工作原理很簡單，電子由左邊的源極流入，經過柵極下方的電子通道，由右邊的漏極流出，中間的柵極則可以決定是否讓電子由下方通過，有點像是水龍頭的開關一樣，因此稱為”柵”; 電子是由源極流入，也就是電子的來源，因此稱為”源”; 電子是由漏極流出，看看說文解字里的介紹：漏者，引水于井也，也就是由這里取出電子，因此稱為”漏” 。
?當柵極不加電壓，電子無法導通，代表這個組件處于”關（OFF）”的狀態，我們可以想像成這個位是0，如圖二（a）所示;
?當柵極加正電壓，電子可以導通，代表這個組件處于”開（ON）”的狀態，我們可以想像成這個位是1，如圖二（b）所示。
MOSFET是目前半導體產業最常使用的一種”晶體管（Transistor）”，科學家將它制作在硅晶圓上，是數字訊號的最小單位，我們可以想像一個 MOSFET代表一個0或一個1，就是電腦里的一個”比特（bit）” 。電腦是以0與1兩種數字訊號來運算，我們可以想象在硅芯片上有數十億個MOSFET，就代表數十億個0與1，再用金屬導線將這數十億個MOSFET的源極、漏極、柵極連結起來，電子訊號在這數十億個0與1之間流通就可以交互運算，最后得到我們想要的加、減、乘、除運算結果，這就是電子計算機或電腦的基本工作原理。晶圓廠像臺積電、聯電，就是在硅晶圓上制作數十億個MOSFET的工廠。
柵極長度：半導體制程進步的關鍵在圖二的MOSFET 中，”柵極長度（Gate length）”大約10納米，是所有構造中最細小也最難制作的，因此我們常常以柵極長度來代表半導體制程的進步程度，這就是所謂的”制程節點（Node） “ 。
柵極長度會隨制程技術的進步而變小，從早期的0.18、0.13微米，進步到90、65、45、22、 14納米，到目前最新的制程10、7、5、3納米，甚至未來的2納米。當柵極長度愈小，則整個MOSFET就愈小，而同樣含有數十億個MOSFET的芯片就愈小，封裝以后的集成電路（IC）就愈小，最后做出來的手機就愈小羅！
但是要特別留意，并不是所有的晶體管都必須便用先進制程，而是要看不同元件需要的特性來決定，目前集成電路（IC）依照特性主要分為三大類：
?數字集成電路（Digital IC）：可以進行運算或儲存，例如：處理器（CPU）或內存（DDR），只要承受很小的電壓或電流，柵極長度愈小愈好，可以做到10nm（納米）以下。
?模擬集成電路（Analog IC）：可以進行訊號放大與調變，例如：功率放大器（Power amplifier）、音頻放大器（A udio amplifier），必須承受較大的電壓或電流，柵極長度較大，可以做到100nm（納米）以下。
?功率集成電路（Power IC）：可以進行電源轉換，例如：功率晶體管可以將220V的交流電轉換成1 10V的直流電，必須承受更大的電壓或電流（功率），可以做到1μm（微米）=100 0nm（納米）以下。
鰭式場效晶體管（FinFET）：將半導體制程帶入新境界【臺積電3納米成功量產納米盒3什么時候出】MOSFET的結構發明以來到現在已使用超過四十年，當柵極長度縮小到20納米以下的時候遇到了許多問題，其中最麻煩的就是當柵極長度愈小，源極和漏極的距離就愈近，柵極下方的氧化物也愈薄，電子有可能偷偷溜過去產生”漏電（Leakage） “；另外一個更麻煩的問題，原本電子是否能由源極流到漏極是由柵極電壓來控制的，但是柵極長度愈小，則柵極與通道之間的接觸面積愈小，如圖三（a）綠色箭頭所示，也就是柵極對通道的影響力愈小，要如何才能保持柵極對通道的影響力（接觸面積）呢？
因此美國加州大學伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor等三位教授發明了”鰭式場效晶體管（FinFET：Fin Field Effect Transistor）”，把原本 2D構造的MOSFET改為3D的FinFET，如圖三（b）綠色箭頭所示，因為構造很像魚鰭，因此稱為”鰭式 (Fin)” 。由圖中可以看出原本的源極和漏極拉高變成立體板狀結構，讓源極和漏極之間的通道變成板狀，則柵極與通道之間的接觸面積變大了！
這樣一來即使柵極長度縮小到20納米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到漏極，因此可以更妥善的控制電流，同時降低漏電和動態功率耗損，所謂動態功率耗損就是這個FinFET由狀態0變1 或由1變0時所消耗的電能，降低漏電和動態功率耗損就是可以更省電的意思啰！

文章插圖
圖三晶體管的演進過程。
資料來源：wccftech.com/samsung-makes-the-first-3nm-gaafet-semiconductor 。
值得注意的是，在成熟制程MOSFET里”柵極長度”代表”制程節點”，但是到了先進制程FinFET上指的其實是概念上的”平均長度”，只能當作是”商品名稱”，而不是真的柵極長度，因此”幾納米”是廠商自己定義的，廠商說是幾納米它就是幾納米，而在臺積電3納米制程里比較”接近”3納米的結構其實是圖三里的”鰭片寬度”，因為這是所有構造中最細小也最難制作的。
環繞柵極場效晶體管（GAAFET）：未來先進制程的發展方向大家猜猜，當柵極長度縮小到3納米以下的時候，還有什么辦法可以增加柵極與通道之間的接觸面積？就是柵極把電子通道完全包圍起來，如圖三（c）所示，稱為環繞柵極場效晶體管（GAAFET：Gate All Around Field Effect Transistor），原理其實很簡單，就是增加柵極與電子通道的接觸面積，可以增加柵極控制效果。
由圖四可以看出，臺積電與三星同時在2018年量產7納米，英特爾在2021年量產落后三年; 臺積電與三星同時在2020年量產4納米，英特爾在2022年量產落后二年; 臺積電與三星同時在2022年量產3納米，英特爾計劃在2023年量產落后一年，因此英特爾并沒有大家想象的落后很多，當然宣布量產是一回事，良率多高又是另一回事，目前進度與良率都領先的只有臺積電一家，這也是臺積電最大的優勢。

文章插圖
圖四臺積電與競爭對手的制程節點時間表。資料來源：英特爾（Intel）。
值得注意的是，三家公司都把2納米的時程壓在2025年，而且都是使用GAAFET，里面有兩個重要的含義，以前每一代制程大約只需要2年，但是先進制程困難度愈來愈高，因此必須3年才行，這代表未來臺積電進步將更困難，而競爭對手追上來相對比較容易，這是臺積電未來必須面對的問題。
此外，三星在2022Q2量產3納米使用新型的GAAFET，但是臺積電到2022Q4才量產3納米使用舊型的F inFET，乍看之下是確實是三星彎道超車，但是三家公司2納米都必須使用GAAFET，因此三星比臺積電與英特爾多了3年的量產經驗，這是三星冒險在 3納米使用GAAFET的主要原因，未來是不是有機會彎道超車？
臺積電與三星仍將決戰鰭式場效晶體管（FinFET）環繞柵極場效晶體管（GAAFET）的制程非常復雜，比鰭式場效晶體管（FinFET）困難許多，因此國外媒體報導三星3納米GAAFET制程良率僅20%，這個其實并不令人驚訝，但是三星高層指出，三星3納米制程良率已達”完美水平”且毫不遲疑開發第二代3納米制程，事實如何就讓我們拭目以待吧！
其實GAAFET良率根本很難提高，因此三星未來可能的做法就是回頭使用FinFET制做3納米，反正廠商說這個是幾納米它就是幾納米，因此我大膽預言：臺積電與三星仍將決戰FinFET 。為什么GAAFET良率根本很難提高，這個用文章說不清楚，有興趣的人可以關注我們觀看視頻。(三星宣布量產3納米！是真的超車臺積電？還是真正的苦難才剛開始？ )
根據國外媒體的報導，高通（Qualcomm）與聯發科（MediaTek）還不確定是否會在2023年使用臺積電3納米制程代工手機芯片，因此蘋果有可能是2023年唯一采用臺積電3納米制成技術的廠商。而高通與聯發科之所以猶豫是否采用臺積電3納米制程的關鍵在于3納米的成本極高，臺積電從10納米制程開始，每片晶圓銷售價格持續上漲，7納米一片12寸晶圓大約10，000美元，到3納米一片12寸晶圓大約20，000美元，用的還是FinFET，那么到 2025年2納米一片12吋晶圓要不要接近30，000美元？這么貴的東西客戶接受嗎？

文章插圖
圖五臺積電不同制程節點的價格預估。資料來源：Digitimes整理。
未來三年臺積電3納米制程仍然領先全球臺積電3納米制程（N3）改良后的 N3B已經順利在2022Q4量產，但是未來還有下面幾個衍生的制程節點，如圖六所示：
?N3E：犧牲尺寸成全良率、效能、功耗，2023Q2或Q3量產。
?N3P：制造工藝的性能增強版本，量產時間未定。
?N3S：縮小尺寸的密度增加版本，量產時間未定。
?N3X：超高性能的超頻版本，量產時間未定。
由于GAAFET困難度高，成本更高，大家是否能順利在2025年量產還是未知數，因此可以預期3納米制程仍然是未來三年各家廠商競爭的主要標的，會使用很長一段時間，臺積電利用3納米衍生的制程節點，仍然能夠領先全球，比較令人憂心的還是美國補助英特爾、臺積電、三星到美國設廠，大約都是在 2024或2025年量產，可能對先進制程產生供過于求的問題，這是比較有風險的地方，值得大家留意。

文章插圖
圖六臺積電先進制程路線圖。資料來源：臺積電（TSMC）。
曲博科技教室授權發布。

臺積電3納米成功量產 納米盒3什么時候出

臺積電3納米成功量產納米盒3什么時候出