lvds接口定義 _知識百科

【lvds接口定義】
lvds接口定義
LVDS接口又稱RS-644總線接口，是20世紀90年代才出現的一種數據傳輸和接口技術。 LVDS即低電壓差分信號，這種技術的核心是采用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。 LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。目前，流行的LVDS技術規范有兩個標準：一個是TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA/EIA－644標準，另一個是IEEE 1596.3標準。
20PIN單6定義：
1：電源2：電源3：地  4：地  5：R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+   13：地  14：CLK-  15：CLK+ 16空 17空 18空 19 空 20空
每組信號線之間電阻為（數字表120歐左右）
20PIN雙6定義：
1：電源2：電源3：地  4：地  5：R0-  6：R0+  7：R1-  8：R1+  9：R2-  10：R2+  11：CLK-  12：CLK+   13：RO1-  14：RO1+  15：RO2-  16：RO2+  17：RO3-   18：RO3+
19：CLK1-   20：CLK1+
每組信號線之間電阻為（數字表120歐左右）
20PIN單8定義：
1：電源2：電源3：地  4：地  5：R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+   13：地  14：CLK-  15：CLK+  16：R3-  17：R3+
每組信號線之間電阻為（數字表120歐左右）
30PIN單6定義：
1：空2：電源3：電源  4：空  5：空  6：空 7：空  8：R0-  9：R0+  10：地  11：R1-  12：R1+   13：地  14：R2-  15：R2+  16：地   17：CLK-  18：CLK+  19：地  20：空-  21：空  22：空  23：空   24：空   25：空  26：空  27：空  28空  29空 30空
每組信號線之間電阻為（數字表120歐左右）
30PIN單8定義：
1：空2：電源3：電源  4：空  5：空  6：空 7：空  8：R0-  9：R0+  10：地  11：R1-  12：R1+   13：地  14：R2-  15：R2+  16：地   17：CLK-  18：CLK+  19：地  20：R3-  21：R3+  22：地  23：空  24：空   25：空  26：空  27：空  28空  29空 30空
每組信號線之間電阻為（數字表120歐左右）
30PIN雙6定義：
1：電源2：電源3：地  4：地  5：R0-  6：R0+ 7：地  8：R1-  9：R1+  10：地  11：R2-  12：R2+  13：地  14：CLK-  15：CLK+  16：地   17：RS0-  18：RS0+  19：地  20：RS1-  21：RS1+  22：地  23：RS2-  24：RS2+   25：地  26：CLK2-  27：CLK2+
每組信號線之間電阻為（數字表120歐左右）